TUGAS 8 LATCHES , FLIP-FLOP AND PEWAKTU (TIMER)
Latches , Flip-Flop and Pewaktu (Timer)
Nama :Ali Ridho
Nim :2303015144
Kelas :2D
Latches dan Flip-Flop
Latches dan flip-flop adalah blok bangunan fundamental dalam elektronik digital, digunakan untuk penyimpanan dan sinkronisasi data. Keadaan latch dapat berubah kapan saja berdasarkan input saat ini dan output sebelumnya, sedangkan flip-flop mengubah keadaan berdasarkan tepi sinyal clock.
Jenis-Jenis Latch
- S-R (Set-Reset) Latch
- Gated S-R Latch
- Gated D Latch
S-R Latch
S-R latch adalah elemen penyimpanan dasar yang dikendalikan oleh dua input: Set (S) dan Reset (R). Output latch berubah sebagai berikut:
- Keadaan Set: Ketika SSS tinggi dan RRR rendah, output QQQ diatur menjadi tinggi.
- Keadaan Reset: Ketika SSS rendah dan RRR tinggi, output QQQ diatur menjadi rendah.
- Keadaan Tidak Valid: Ketika kedua SSS dan RRR tinggi, keadaan ini tidak diperbolehkan.
Setara Negatif-OR dari Gerbang NAND S-R Latch
- Keadaan Set: /R/R/R rendah, /S/S/S tinggi, QQQ tinggi.
- Keadaan Reset: /R/R/R tinggi, /S/S/S rendah, QQQ rendah.
Gated S-R Latch
Gated S-R latch memiliki input Enable (EN) yang mengendalikan kapan latch dapat mengubah keadaan berdasarkan input S dan R.
- Ketika EN tinggi:
- Jika SSS tinggi dan RRR rendah, output QQQ diatur.
- Jika SSS rendah dan RRR tinggi, output QQQ direset.
- Jika kedua SSS dan RRR rendah, output QQQ mempertahankan keadaannya.
- Jika kedua SSS dan RRR tinggi, keadaan ini tidak diperbolehkan.
Gated D Latch
Gated D latch memiliki satu input data (D) dan input Enable (EN). Output QQQ mengikuti input D ketika EN tinggi.
- Ketika EN tinggi:
- Jika DDD tinggi, output QQQ diatur.
- Jika DDD rendah, output QQQ direset.
Flip-Flop yang Dipicu Tepi
Flip-flop menyimpan data pada tepi sinyal clock dan digunakan untuk operasi sinkron dalam sirkuit digital.
Jenis-Jenis Flip-Flop yang Dipicu Tepi
- Edge-Triggered S-R Flip-Flop
- Edge-Triggered D Flip-Flop
- Edge-Triggered J-K Flip-Flop
S-R Flip-Flop
S-R flip-flop yang dipicu tepi mentransfer data dari input SSS dan RRR ke output hanya pada tepi pemicu dari pulsa clock.
D Flip-Flop
D flip-flop yang dipicu tepi menangkap nilai input data (D) pada tepi pemicu dari pulsa clock. Ini berguna untuk menyimpan satu bit data.
J-K Flip-Flop
J-K flip-flop adalah flip-flop serbaguna tanpa keadaan tidak valid. Ini dapat mengganti outputnya ketika kedua input J dan K tinggi.
Input Preset dan Clear Asinkron
Flip-flop mungkin memiliki input preset dan clear asinkron yang mengatur atau mereset keadaan flip-flop terlepas dari clock.
Aplikasi Flip-Flop
- Penyimpanan Data Paralel: Menyimpan beberapa bit data secara bersamaan dalam satu grup flip-flop.
- Pembagian Frekuensi: Membagi frekuensi sinyal input menggunakan flip-flop.
- Penghitungan: Mengimplementasikan counter yang menghitung pulsa.
Timer 555
Timer 555 adalah IC serbaguna yang digunakan untuk menghasilkan penundaan waktu dan osilasi yang presisi.
- Mode Monostable: Menghasilkan satu pulsa output ketika dipicu.
- Mode Astable: Menghasilkan output gelombang persegi yang kontinu.
1. Parallel Data Storage
3. Counting
Komentar
Posting Komentar